Міністерство освіти і науки Національний університет „Львівська політехніка” / Пояснювальна записка до курсової роботи з дисципліни: “Архітектура комп’ютерів” на тему: “Проектування комп’ютера”  Анотація Курсовий проект з дисципліни "Архітектура комп’ютера являє собою підсумок у вивченні предмету "Архітектура комп’ютерів ч.1". Протягом його виконання необхідно засвоїти знання про принципи дії та архітектуру прототипних варіантів CISC - комп’ютера. Також під час виконання курсової роботи необхідно зрозуміти та опанувати інструкції асемблерної мови і принцип трансляції асемблерної програми у машинний код. Даний курсовий проект складається з трьох частин: Розробка програми-асемблера, яка перетворює вхідний код програми у відповідний код на мові машинних інструкцій. Розробка поведінкового симулятора результуючого машинного коду. Розробка тестової програми на асемблерній мові. Також до записки з курсової роботи входять додатки з вихідними кодами програми-асемблера, симулятора і кодом тестової програми з результатами її виконання. Зміст Зміст................................................................................................................................................3 Конкретизовані та розширені вихідні дані на проектування....................................................4 Теоретечна частина.......................................................................................................................5 Алгоритми роботи розробленого емулятора та асемблера.....................................................11 Опис виконання кожного типу розроблених інструкцій у потактовому режимі..................13 Функціональна схема комп’ютера до модификації...............................................16 Функціональна схема комп’ютера після модификації...........................................17 Опис розроблених форматів команд.........................................................................................18 Висновок......................................................................................................................................19 Джерела........................................................................................................................................20 Додатки.........................................................................................................................................21  Конкретизовані та розширені вихідні дані на проектування Варіант 17  № Розрядність Арифметичні Логічні Керування Прапорці Адресація Затримка    1 2 3 4 5 6 7 8  1 2 3    17 3 3 5 9 1 2 17 2 10 ZF 2 3 5 1 2  1. Розрядність шини, розмір пам’яті та регістрового файлу. № Розрядність шини даних Розмір пам’яті (Байт) Розмір регістрового файлу (к-сть регістрів)  3 32 65536 16  2. Додаткові команди, які необхідно реалізувати. Арифметичні № Мнемонічний код Зміст  3 DIV Беззнакове ділення destReg=regA/regB  5 IMUL Знакове множення destReg=regA*regB  9 XIDIV Знакове ділення і обмін операндів місцями  Логічні № Мнемонічний код Зміст  1 AND Побітове логічне I: destReg=regA&regB  2 XOR Додавання по модулю 2: destReg=regA#regB  17 CMPGE Порівняти regA і regB, destReg=regA>=regB  Керування та умовні переходи № Мнемонічний код Зміст  2 JMAE Беззнакове більше/рівно, PC=PC+1+offSet  10 JNMAE Беззнакове не більше/рівно, PC=PC+1+offSet  3. Додатковий спосіб адресації. № Адресація  1 Безадресна – реалізація стеку  4. Регістри стану. № Мнемонічний код Зміст  2 BSF Побітове сканування в прямому (від молодших до старших) напрямку regA в пошуках біта з 1, повертає номер позиції в destReg. Якщо 1 знайдено ZF=1.  3 BSR Побітове сканування в зворотньому напрямку (від старших до молодших) regA в пошуках біта з 1, повертає номер позиції в destReg. Якщо 1 знайдено ZF=1.  5 JNE Перейти, якщо б...